

**КИЇВСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ
ІМЕНІ ТАРАСА ШЕВЧЕНКА**

Інститут високих технологій

Кафедра нанofізики конденсованих середовищ



«ЗАТВЕРДЖУЮ»

Заступник директора

з науково-педагогічної роботи

Галина ГРАБЧУК

« 03 » 2021 року

протокол 29

РОБОЧА ПРОГРАМА НАВЧАЛЬНОЇ ДИСЦИПЛІНИ

Програмовані логічні інтегральні схеми

(повна назва дисципліни)

для студентів

галузь знань **09 Біологія**
(шифр і назва)

спеціальність **091 Біологія**
(шифр і назва спеціальності)

освітній рівень **магістр**
(молодший бакалавр, бакалавр, магістр)

освітня програма **Біоінформатика та структурна біологія**
(назва освітньої програми)

вид дисципліни **вибіркова**

Форма навчання	денна
Навчальний рік	2021/2022
Семестр	3
Кількість кредитів ECTS	4.0
Мова викладання, навчання та оцінювання	українська
Форма заключного контролю	залік

Викладач: Резніков Михайло Ігорович, кандидат технічних наук, доцент кафедри нанofізики конденсованих середовищ

Пролонговано: на 20__/20__ н.р. _____ (_____) «__» 20__ р.
(підпис, ПІБ, дата)

на 20__/20__ н.р. _____ (_____) «__» 20__ р.
(підпис, ПІБ, дата)


КИЇВ – 2021

Розробники:

Резніков Михайло Ігорович, кандидат технічних наук, доцент кафедри нанофізики конденсованих середовищ конденсованих середовищ

«ЗАТВЕРДЖЕНО»

Завідувач кафедри молекулярної біотехнології та біоінформатики

 Олексій НИПОРКО

Протокол № 4 від «05» лютого 2021р.

Схвалено науково - методичною комісією

«Інституту високих технологій»

Київського національного університету імені Тараса Шевченка

Протокол від «05» 03 2021 року № 3

Голова науково-методичної комісії  (Русінчук Н.М.)

«05» 03 2021 року

ВСТУП

1. Мета дисципліни – Ознайомлення студентів з сучасними досягненнями в області проектування цифрових електронних схем, вивчення фізичних основ функціонування програмованих логічних інтегральних схем (ПЛІС), набуття практичних умінь і навичок їх програмування та Сучасні методи проектування цифрових електронних систем, що протікають у них.

2. Попередні вимоги до опанування або вибору навчальної дисципліни (за наявності):

Мати базові знання з вищої математики та фізики

3. Анотація навчальної дисципліни:

Курс " Сучасні методи проектування цифрових електронних систем " ставить за мету навчити студентів основам використання цифрових технологій для адаптивного керування умовами протікання досліджуваних процесів та проведення вимірювань у науковому експерименті.

Враховуючи, що даний предмет читається для магістрів другого року навчання інституту високих технологій, програма курсу побудована на засадах інтеграції та синтезу попередньо набутих знань. Широке використання міжпредметних зв'язків з фізики твердого тіла (зокрема фізики напівпровідників та напівпровідникових приладів), циклу дисциплін з теорії та практики електронних кіл слугувало фундаментом при складанні програми даного курсу і буде запорукою успішного його вивчення студентами. Володіння студентами однією з традиційних мов програмування обов'язкове для швидкого оволодіння мовою опису апаратури – VERILOG.

Як базовий FPGA-чіп вибрано продукт фірми Xilinx – Spartan-6. Вибір обумовлений тим, що Xilinx була розробником технології FPGA, програмовані логічні інтегральні схеми цього виробника сьогодні мають найвищу швидкодію, а дешевша лінійка її продуктів - SpartanTM і відповідні навчальні комплекти є цінними для використання у навчальному процесі. До того ж, з Internet-сайту фірми можна завантажити безкоштовну версію пакету програм, необхідних для проходження всього проектного маршруту: ідея – проектування – моделювання – верифікація.

Не менш важливою видається перспектива застосування одержаних умінь з метою удосконалення схемотехнічних навичок. Адже володіння засобами комп'ютерного моделювання полегшує, а отже – робить привабливішим процес розробки схемотехнічних пристроїв.

4. Завдання (навчальні цілі):

По закінченню курсу студент повинен знати: фізичні принципи функціонування ПЛІС сімейства FPGA, будову мікросхем групи Xilinx Spartan-6 та структуру її окремих блоків, послідовність створення та реалізації проектів за допомогою програмно-апаратних засобів фірми Xilinx.

По закінченню курсу студент повинен вміти: самостійно розробляти та реалізовувати діючі цифрові схемотехнічні проекти початкового рівня складності, володіти засобами поетапного моделювання роботи розроблюваного пристрою, аналізувати результати моделювання та корегувати модель.

Навчання дисципліні має на меті розвивати у студентів такі компетентності:

СК2. Здатність застосовувати знання у професійній діяльності з урахуванням новітніх досягнень, у т.ч. для дослідницької роботи.

СК7. Здатність на основі розуміння сучасних наукових фактів, концепцій, теорій, принципів і методів приймати рішення з важливих проблем біології і на межі предметних галузей.

5. Результати навчання за дисципліною:

Результат навчання (1. знати; 2. вміти; 3. комунікація; 4. автономність та відповідальність)		Форми (та/або методи і технології) викладання і навчання	Методи оцінювання та пороговий критерій оцінювання (за необхідності)	Відсоток у підсумковій оцінці з дисципліни
Код	Результат навчання			
1.1	Сучасні апаратні та програмні засоби реалізації проектів в електроніці.	Лекція	Модульні контрольні роботи	10%
1.2	Фізичні основи функціонування ПЛІС FPGA. Области застосування та перспективи удосконалення ПЛІС	Лекція		10%
1.3	Структура та послідовність виконання проектів на базі ПЛІС	Лекція		10%
1.4	Засоби реалізації проектів на основі FPGA. Мови опису апаратури (Hardware Language - HDL)	Лекція		10%
2.1	Програмне середовище ISE фірми XILINX. Користувачський інтерфейс програми. Підтримувані мови опису апаратури	Лекція, Самостійна робота студента	Індивідуальні завдання	20%
2.2	Типи проектів зі схемотехнічною основою (schematic based) та описовою основою (HDL based). Переваги і недоліки схемотехнічного та описового методів проектування. Етапи створення схемотехнічного проекту. Вибір базової ПЛІС, засобів синтезу та моделювання. Інструменти та методи побудови віртуальних електронних схем	Лекція Самостійна робота студента		
2.3	Бібліотеки базових компонентів для побудови цифрових електронних схем. IP- CORE – як форма реалізації інтелектуальної власності у галузі електроніки. Особливості використання елементів бібліотеки IP-CORE. Способи розміщення та з'єднання елементів схем	Лекція		

6. Співвідношення результатів навчання дисципліни із програмними результатами навчання

Результати навчання дисципліни	1.1	1.2	1.3	1.4	2.1	2.2	2.3
Програмні результати навчання							
ПРН2. Використовувати бібліотеки, інформаційні бази даних, інтернет ресурси для пошуку необхідної інформації.	+	+	+	+	+	+	+
ПРН4. Представляти результати наукової роботи письмово (у вигляді звіту, наукових публікацій тощо) та усно (у формі доповідей та захисту звіту) з використанням сучасних технологій, коректно вести дискусію					+	+	

7. Схема формування оцінки.

7.1 Форми оцінювання студентів:

- семестрове оцінювання:

1. Контрольні роботи: РН 1.1-1.3, 4.1 - 80 балів/48 балів.

2. Захист індивідуальних завдань: РН 2.1, 4.1 – 20 балів/12 балів.

- підсумкове оцінювання: відсутнє.

Оцінювання	Min	Max
Семестрове оцінювання	60	100
Всього	60	100

7.2 Організація оцінювання:

Студенти, які протягом семестру набрали сумарно меншу кількість балів ніж критично-розрахунковий мінімум 60 балів, для одержання заліку обов'язково повинні написати на потрібну кількість балів додаткову контрольну роботу за матеріалом відповідного семестру.

7.3 Шкала відповідності оцінок

Зараховано / Passed	60-100
Не зараховано / Fail	0-59

8. Структура навчальної дисципліни. Тематичний план лекцій і лабораторних занять

№ п/п	Назва теми*	Кількість годин		
		лекції	семінари	Самостійна робота
<i>ЗМ1: фізичні основи функціонування програмованих логічних інтегральних схем.</i>				
1	Сучасні апаратні та програмні засоби реалізації проектів в електроніці. Мікроконтролери та програмовані логічні інтегральні схеми (ПЛІС) – як апаратний фундамент проектування найскладніших електронних схем. Фізичні основи функціонування ПЛІС FPGA. Області застосування та перспективи удосконалення ПЛІС.	2		4
2	Структура та послідовність виконання проектів на базі ПЛІС. Можливості комп'ютерної симуляції основних та побічних фізичних процесів, що супроводжують роботу програмованих інтегральних схем. Причини обмеження швидкодії ПЛІС.	2		6
3	Засоби реалізації проектів на основі FPGA. Мови опису апаратури (Hardware Language - HDL). Програмні середовища для розробки, верифікації та відлагодження проектів на базі ПЛІС.	2	2	4
4	Апаратні та програмні засоби фірми XILINX. Архітектура та функціональні можливості ПЛІС сімейства XILINX SpartanTM-6.	2		4
5	Програмне середовище ISE фірми XILINX. Користувацький інтерфейс програми. Підтримувані мови опису апаратури. Засоби розширення функціональності середовища ISE.	2	2	4
6	Типи проектів зі схемотехнічною основою (schematic based) та описовою основою (HDL based). Переваги і недоліки схемотехнічного та описового методів проектування. Етапи створення схемотехнічного проекту. Вибір базової ПЛІС, засобів синтезу та моделювання. Інструменти та методи побудови віртуальних електронних схем.	2		4
7	Бібліотеки базових компонентів для побудови цифрових електронних схем. IP- CORE – як форма реалізації інтелектуальної власності у галузі електроніки. Особливості використання елементів бібліотеки IP-CORE. Способи розміщення та з'єднання елементів схем.	2		4
8	Структура проекту з описовою основою. Мова опису апаратури VERILOG. Відмінність від традиційних мов програмування. Стандартизація мови VERILOG. Прості типи даних та дії над ними. Фізичні типи даних.	2		2
9	Складні типи даних мови VERILOG. Функції і процедури. Області видимості змінних. Пакети. Використання бібліотек.	2		2
Модульна контрольна робота 1				
<i>ЗМ2: реалізація проектів на основі програмованих логічних інтегральних схем.</i>				

10	Рівні абстракції при описі цифрових схем. Стилї проектування на мові VERILOG. Структурне проектування. Потокове проектування. Паралельні оператори.	2		6
11	Поведінкове проектування на мові VERILOG. Послідовні оператори у тілі процесу. Змішаний стиль. Забезпечення синтезованості програм. Відлік часу і моделювання. Розв'язок неоднозначностей.	2		6
12	Суть процесу синтезу проекту. Підготовка проекту до синтезу. Структура модуля часових і топологічних обмежень. Вибір рівня оптимізації та інших параметрів синтезу. Запуск процесу та аналіз результатів синтезу. Вплив параметрів оптимізації на якість проекту.	2	2	6
13	Реалізація проекту. Суть процесу трансляції. Корекція схеми з врахуванням реальних фізичних ресурсів кристалу та топологічних обмежень. Автоматичне та ручне розміщення і з'єднання елементів схеми у кристалі. Аналіз розміщення компонентів схеми у реальному кристалі.	4		6
14	Верифікація проекту шляхом компютерного моделювання роботи схем. Генерація тестового файлу та опис стимулюючих сигналів. Програмне середовище моделювання ISIM: графічний інтерфейс, засоби та методи дослідження сигналів.	2	2	6
15	Особливості моделювання процесів на різних етапах розробки проекту. Поетапна верифікація проекту та корекція помилок.	2		6
16	Підготовка до програмування ПЛІС. Генерування програмного файлу. Способи програмування мікросхем FPGA. Програматори та програмне забезпечення процесу програмування.	2	2	6
17	Засоби відлагодження роботи запрограмованої інтегральної мікросхеми. JTAG-інтерфейс для програмування та відлагодження сконфігурованої ПЛІС. Верифікація роботи запрограмованої інтегральної мікросхеми програмним інструментом ChipScope (in-circuit verification).	4		6
12	Модульна контрольна робота 3			
	ВСЬОГО	28	10	82

Загальний обсяг 120 год., в тому числі:

Лекцій – **28 год.**

Семінари - **10 год.**

Самостійна робота - **82 год.**

9. Рекомендовані джерела:

Основна:

1. S. M. Sze , Kwok K. Ng, Physics of Semiconductor Devices, Third Edition, Wiley, Hoboken, New Jersey, 2007.
2. Угрюмов У.П. Цифровая схемотехника: Учебн. пособие для вузов. – 2-е изд. – СПб.: БХВ-Петербург, 2004.- 800 с.
3. Neal S. Widmer, Gregory I. Moss, Ronald J. Tocci. Digital Systems. Principles and Applications.- 12 ed., Pearson, 2017, – 1027 p.
4. Уэйкерли Дж. Ф. Проектирование цифровых устройств. Т. 1,2. – М.: Постмаркет, 2002.
5. Кузелин М.О., Кнышев Д.А., Зотов В.Ю. Современные семейства ПЛИС фирмы XILINX. Справочное пособие. – М.: Горячая линия – Телеком, 2004. – 440 с.
6. Зотов В.Ю. Проектирование цифровых устройств на основе ПЛИС фирмы XILINX в САПР WebPACk ISE. – М.: Горячая линия – Телеком, 2003. – 624 с.
7. Pong P. Chu, FPGA prototyping by VERILOG examples. Xilinx SpartanTM-3 Version, Wiley, Hoboken, New Jersey, 2008.
8. Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых систем на VERILOG. – СПб.: БХВ-Петербург, 2003.- 576 с.

Додаткова:

1. Anil K. Maini, Digital Electronics: Principles, Devices and Applications, Wiley, West Sussex, England, 2007.
2. Thomas L. Floyd, Digital Fundamentals, Ninth Edition, Pearson Prentice Hall, Upper Saddle River, New Jersey, 2006.
3. Steve Kilts, Advanced FPGA Design. Architecture, Implementation, and Optimization - Wiley, Hoboken, New Jersey, 2008.
4. Paul Scherz, Practical Electronics for Inventors. McGraw-Hill, New York, 2000.
5. Перельройзен Е.З. Проектируем на VERILOG. – М.: СОЛОН – Пресс, 2004. – 448 с.
6. Максфилд К. Проектирование на ПЛИС. Курс молодого бойца. — М.: Додэка-XXI, 2007. — 408 с.
7. Бибило П.Н. Основы языка VERILOG. Изд. 3-е, доп.— М.: Издательство ЛКИ, 2007.— 328 с.
8. Поляков А.К. Языки VERILOG и VERILOG в проектировании цифровой аппаратуры. — М.: СОЛОН-Пресс, 2003. — 320 с.